## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-077277

(43) Date of publication of application: 23.03.2001

(51)Int.Cl.

H01L 23/50 H01L 23/08

H01L 23/12

(21)Application number: 11-249913

(71)Applicant: SC

SONY CORP

(22)Date of filing:

03.09.1999

(72)Inventor:


MAKIMOTO SHINSAKU


## (54) SEMICONDUCTOR PACKAGE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED. To obtain a semiconductor package which can be enhanced in mounting density, improved in handling in assembly, and lessened in manufacturing cost, by a method wherein inner leads are provided for both leading side dges of a lead frame by etching the undersides of the leads so as to leave a lead exposed surface that serves as a board mounting surface unremoved.

SOLUTION: Etching points EP1 to EP3 are subjected to half-etching so as to leave a load exposed surface 1a and an island 1b on the lead of a lead frame LF for the formation of an inner lead 1. The inner lead 1 and a package main body 13 which is n arly U-shaped in cross section and provided with a cavity 15 are formed integrally by injection molding. By this setup, a lead frame is not requiring a bending process and outer leads are not required to be subjected to a bending process, so that a s miconductor package can be realized at a lower manufacturing cost. A bending process can be dispensed with, so that the lead exposed surface 1a and the underside of a package can be improved in coplanarity. Therefore, the package can be enhanced in housing properties when it is mounted on a board for assembly.





## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's d cision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Offic

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-77277 (P2001-77277A)

(43)公開日 平成13年3月23日(2001.3.23)

(51) Int.Cl.7	B	識別記号	FΙ		Ŧ	-7] *(参考)
H01L	23/50		H01L	23/50	N	5 F 0 6 7
	23/08			23/08	Α	
	23/12			23/12	L	


		審査請求 未請求 請求項の数8 〇L (全 7 頁)				
(21)出願番号	特顧平11-249913	(71)出顧人 000002185				
(22)出顧日	平成11年9月3日(1999.9.3)	ソニー株式会社 東京都品川区北品川 6 丁目 7 番35号				
		(72)発明者 牧元 晋作 鹿児島県国分市野口北5番1号 ソニー国				
		分株式会社内				
		F ターム(参考) 5F067 AA01 AB04 BE00 DA16 DA17				
		DAI8 DEO1				

## (54) 【発明の名称】 半導体パッケージおよび半導体パッケージ製造方法

## (57)【要約】

【課題】 高密度実装でき、しかも組み立て時ハンドリ ング性を向上しながら製造コストを低減することができ る半導体パッケージおよびその製造方法を実現する。

【解決手段】 リードフレームLFのリード部に、リー ド露出面1aおよびアイランド (ダイパッド) 1bを残 すようにハーフエッチング処理を施してインナーリード 1を形成するので、リードフレーム状態での曲げ加工や アウターリードの曲げ加工を不要として製造コストを低 減する。また、曲げ加工を不要にした為、リード露出面 の面均一性が保たれ、これにより基板実装時のハンドリ ング性が向上する。さらに、リードレス化によりパッケ ージ自体の占有高さおよび占有面積が小さくなるので、 高密度実装することが可能になる。



#### 【特許請求の範囲】

【請求項1】 リードフレームのリード下面側両端部に、基板実装面となるリード露出面を残すよう当該リード下面側をエッチングして形成されるインナーリードと、

前記インナーリードに施されたエッチング部分と共に一体的に樹脂モールドされ、中空部を形成するよう断面視 略凹状に成形されるパッケージ本体部とを具備すること を特徴とする半導体パッケージ。

【請求項2】 リードフレームのリード下面側両端部に、基板実装面となるリード露出面を残すと共に、リード断面がテーパ形状になるよう当該リード下面側をエッチングして形成されるインナーリードと、

前記インナーリードに施されたエッチング部分と共に一体的に樹脂モールドされ、中空部を形成するよう断面視 略凹状に成形されるパッケージ本体部とを具備すること を特徴とする半導体パッケージ。

【請求項3】 リードフレームのリード下面側両端部に、基板実装面となるリード露出面を残すと共に、リード上面側中央部にチップ搭載されるアイランドを残すよ 20 う当該リード下面側をエッチングして形成されるインナーリードと、

前記インナーリードに施されたエッチング部分と共に一体的に樹脂モールドされ、中空部を形成するよう断面視 略凹状に成形されるパッケージ本体部とを具備すること を特徴とする半導体パッケージ。

【請求項4】 リードフレームのリード下面側両端部に、基板実装面となるリード露出面を残すよう当該リード下面側をエッチングすると共に、リード下面側のリードカット部分をエッチングして形成されるインナーリー 30ドと、

前記インナーリードに施されたエッチング部分と共に一体的に樹脂モールドされ、中空部を形成するよう断面視略凹状に成形されるパッケージ本体部とを具備することを特徴とする半導体パッケージ。

【請求項5】 リードフレームのリード下面側両端部に、基板実装面となるリード露出面を残すよう当該リード下面側をエッチングしてインナーリードを形成するリード形成過程と、

前記リード形成過程にてインナーリードに施されたエッ 40 チング部分と共に一体的に樹脂モールドして、中空部を 形成するよう断面視略凹状のパッケージ本体部を成形する成形過程とを具備することを特徴とする半導体パッケージの製造方法。

【請求項6】 リードフレームのリード下面側両端部に、基板実装面となるリード露出面を残すと共に、リード断面がテーパ形状になるよう当該リード下面側をエッチングしてインナーリードを形成するリード形成過程と、

前記リード形成過程にてインナーリードに施されたエッ

チング部分と共に一体的に樹脂モールドして、中空部を 形成するよう断面視略凹状のパッケージ本体部を成形す る成形過程とを具備することを特徴とする半導体パッケ ージの製造方法。

【請求項7】 リードフレームのリード下面側両端部に、基板実装面となるリード露出面を残すと共に、リード上面側中央部にチップ搭載されるアイランドを残すよう当該リード下面側をエッチングしてインナーリードを形成するリード形成過程と、

前記リード形成過程にてインナーリードに施されたエッチング部分と共に一体的に樹脂モールドして、中空部を形成するよう断面視略凹状のパッケージ本体部を成形する成形過程とを具備することを特徴とする半導体パッケージの製造方法。

【請求項8】 リードフレームのリード下面側両端部に、基板実装面となるリード露出面を残すよう当該リード下面側をエッチングすると共に、リード下面側のリードカット部分をエッチングしてインナーリードを形成するリード形成過程と、

前記リード形成過程にてインナーリードに施されたエッチング部分と共に一体的に樹脂モールドして、中空部を形成するよう断面視略凹状のパッケージ本体部を成形する成形過程とを具備することを特徴とする半導体パッケージの製造方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、半導体チップを気 密封止する中空構造の半導体パッケージおよび該半導体 パッケージの製造方法に関する。

### [0002]

【従来の技術】近年、受光素子などの半導体チップを搭 載する中空構造の半導体パッケージでは、低コスト化を 目的として、パッケージベースに樹脂を採用したものが 知られている。図8は、この種の半導体パッケージの構 造例を示す側断面図である。図8に図示するDIP型の 半導体パッケージは、中空部15を形成するようパッケ ージ樹脂を断面視略凹状にモールドしてパッケージ本体 13とリードフレーム(図示略)のリード端子11とを 一体成形した後、この中空部15の底面に実装される半 導体チップ10の電極パッドとインナーリード11aと をワイヤ12にてボンディングしてからシール材14a にてパッケージ本体13の上端部とシールガラス14と を接合して中空部15を塞ぎ、半導体チップ10を気密 封止する構造となっている。なお、リードフレームから 切り離されたリード端子11は、曲げ加工されてアウタ ーリード116となる。

【0003】次に、図9はアウターリード11bを持たない、所謂リードレス化された半導体パッケージの構造例を示す断面図であり、図8に図示した各部と共通する50 要素には同一の番号を付し、その説明を省略する。図9

に示すDIP型の半導体パッケージが図8に図示したものと相違する点は、パッケージ本体13とリードフレーム(図示略)のリード端子11とを樹脂モールドにて一体成形する以前に、予めリードフレーム状態のリード端子11に段差を付ける曲げ加工を施してインナーリード11aを形成することにあり、こうした点を除けば図8とほぼ同一のパッケージ構造を有する。

#### [0004]

【発明が解決しようとする課題】ところで、上述した従来の中空構造を備える半導体パッケージの内、(イ)ア 10 ウターリード11bを有する半導体パッケージ(図8参照)では、プリント配線基板に穿設される挿入穴(スルーホール等)にアウターリード11bを挿入し、この挿入穴の周囲電極とアウターリード11bとをハンダ接合することで基板実装する形態となる。

【0005】かかる実装形態では、プリント配線基板の各挿入穴へそれぞれ対応するアウターリード11bを一斉に挿入しなければならない為、基板実装時のハンドリングが難しいという問題や、パッケージ自体の占有高さおよび占有面積が比較的大きい為に高密度実装には不向20きとなる欠点もある。また、アウターリード11bを有する半導体パッケージでは、アウターリード11bが挿入穴に正対するように、所要の寸法精度で曲げ加工しておく必要があり、そうした加工が製造コスト低減を阻む一要因にもなっている。

【0006】(ロ)一方、アウターリード11bを持たない半導体パッケージ(図9参照)は、リードレス化によりパッケージ自体の占有高さおよび占有面積が比較的小さく高密度実装向きである。しかしながら、リードレス化するには、上述したように、リードフレーム状態の30リード端子11に段差を付ける曲げ加工を施してインナーリード11aを形成しなければならず、その曲げ加工精度がばらつくと、図10に示すように、パッケージ本体13のチップマウント面CMとインナーリード面ILとが不揃いとなって両者の面均一性を確保し得なくなる。面均一性が確保できなくなると、ボンディング不良などの不具合を引き起こす要因になる虞があり、一方、面均一性を保つべく曲げ加工精度の向上を図れば、製造コスト高を招致してしまうという相反した問題が生じている

【0007】そこで本発明は、このような事情に鑑みてなされたもので、高密度実装でき、しかも組み立て時ハンドリング性を向上しながら製造コストを低減することができる半導体パッケージおよび半導体パッケージ製造方法を提供することを目的としている。

## [0008]

【課題を解決するための手段】上記目的を達成するため、請求項1に記載の半導体パッケージでは、リードフレームのリード下面側両端部に、基板実装面となるリード露出面を残すよう当該リード下面側をエッチングして

形成されるインナーリードと、前記インナーリードに施されたエッチング部分と共に一体的に樹脂モールドされ、中空部を形成するよう断面視略凹状に成形されるパッケージ本体部とを具備することを特徴とする。

【0009】請求項2に記載の半導体パッケージでは、 リードフレームのリード下面側両端部に、基板実装面と なるリード露出面を残すと共に、リード断面がテーパ形 状になるよう当該リード下面側をエッチングして形成さ れるインナーリードと、前記インナーリードに施された エッチング部分と共に一体的に樹脂モールドされ、中空 部を形成するよう断面視略凹状に成形されるパッケージ 本体部とを具備することを特徴とする。

【0010】請求項3に記載の半導体パッケージでは、リードフレームのリード下面側両端部に、基板実装面となるリード露出面を残すと共に、リード上面側中央部にチップ搭載されるアイランドを残すよう当該リード下面側をエッチングして形成されるインナーリードと、前記インナーリードに施されたエッチング部分と共に一体的に樹脂モールドされ、中空部を形成するよう断面視略凹状に成形されるパッケージ本体部とを具備することを特徴とする。

【0011】請求項4に記載の半導体パッケージでは、 リードフレームのリード下面側両端部に、基板実装面と なるリード露出面を残すよう当該リード下面側をエッチ ングすると共に、リード下面側のリードカット部分をエ ッチングして形成されるインナーリードと、前記インナ ーリードに施されたエッチング部分と共に一体的に樹脂 モールドされ、中空部を形成するよう断面視略凹状に成 形されるパッケージ本体部とを具備することを特徴とし ている。

【0012】請求項5に記載の半導体パッケージの製造方法では、リードフレームのリード下面側両端部に、基板実装面となるリード露出面を残すよう当該リード下面側をエッチングしてインナーリードを形成するリード形成過程と、前記リード形成過程にてインナーリードに施されたエッチング部分と共に一体的に樹脂モールドして、中空部を形成するよう断面視略凹状のパッケージ本体部を成形する成形過程とを具備することを特徴とする。

40 【0013】請求項6に記載の半導体パッケージの製造 方法では、リードフレームのリード下面側両端部に、基 板実装面となるリード露出面を残すと共に、リード断面 がテーパ形状になるよう当該リード下面側をエッチング してインナーリードを形成するリード形成過程と、前記 リード形成過程にてインナーリードに施されたエッチン グ部分と共に一体的に樹脂モールドして、中空部を形成 するよう断面視略凹状のパッケージ本体部を成形する成 形過程とを具備することを特徴とする。

レームのリード下面側両端部に、基板実装面となるリー 【0014】請求項7に記載の半導体パッケージの製造 ド露出面を残すよう当該リード下面側をエッチングして 50 方法では、リードフレームのリード下面側両端部に、基 板実装面となるリード露出面を残すと共に、リード上面側中央部にチップ搭載されるアイランドを残すよう当該リード下面側をエッチングしてインナーリードを形成するリード形成過程と、前記リード形成過程にてインナーリードに施されたエッチング部分と共に一体的に樹脂モールドして、中空部を形成するよう断面視略凹状のパッケージ本体部を成形する成形過程とを具備することを特徴とする。

【0015】請求項8に記載の半導体パッケージの製造 方法では、リードフレームのリード下面側両端部に、基 10 板実装面となるリード露出面を残すよう当該リード下面 側をエッチングすると共に、リード下面側のリードカッ ト部分をエッチングしてインナーリードを形成するリー ド形成過程と、前記リード形成過程にてインナーリード に施されたエッチング部分と共に一体的に樹脂モールド して、中空部を形成するよう断面視略凹状のパッケージ 本体部を成形する成形過程とを具備することを特徴とす る。

【0016】本発明では、リードフレームのリード下面側両端部に、基板実装面となるリード露出面を残すよう 20 当該リード下面側をエッチングしてインナーリードを形成するので、従来のように、リードフレーム状態での曲げ加工やアウターリードの曲げ加工が不要になり、製造コストを低減し得る。

【0017】また、曲げ加工を不要にした為、リード露 出面の面均一性が保たれ、これにより基板実装時のハン ドリング性が向上する。さらに、リードレス化によりパ ッケージ自体の占有高さおよび占有面積が小さくなるの で、高密度実装することが可能になる。

【0018】加えて、エッチング処理によりインナーリ 30 ードやアイランドの断面形状をテーパ状に形成するので、パッケージ本体部からの脱落を防止することが可能になる。また、エッチング処理によりインナーリードにチップ搭載されるアイランドを形成するので、半導体チップの耐湿性や放熱特性を向上することができる。さらに、リード下面側のリードカット部分をエッチングしておくようにしたので、リードフレームから個片カットする際に切断加工し易くなるうえ、その切断加工により生じる切断バリの影響を回避することができる。

#### [0019]

【発明の実施の形態】以下、図面を参照して本発明の実施の一形態について説明する。図1は実施の一形態による半導体パッケージの構造を示す断面図である。この図において、図8および図9に図示した従来例と共通する構成要素には同一の番号を付し、その説明を省略する。

【0020】図1に示す半導体パッケージが、図8およ び図9に図示した従来例と相違する点は、リードフレー ムを製作する工程において、フレーム形状加工と同時に リード部に周知のハーフエッチング処理を施してインナ ーリード1を形成することにある。具体的には、図2に 50

示すように、リードフレームLFのリード部においてリード露出面1aおよびアイランド (ダイパッド) 1bを 残すように、エッチング箇所EP1~EP3にハーフエッチング処理を施してインナーリード1を形成する。

【0021】なお、図2に示す一例では、半導体チップ10の耐湿性および放熱特性の向上を図る為、アイランド(ダイパッド)1bを形成する態様としているが、これに限らずアイランド(ダイパッド)1bを設けない態様としても勿論構わない。

【0022】リードフレームLF中のインナーリード1 およびアイランド(ダイパッド)1 bは、ハーフエッチング処理により図3に示す断面形状に形成される。すなわち、インナーリード1は、図3(a)に図示するように、リード露出面1a側から上部へ広がるテーパ状断面に形成され、一方、アイランド(ダイパッド)1 bは同図(b)に図示するように、チップマウント面から下部へ広がるテーパ状断面に形成される。このような断面形状にすることで、射出成形されるパッケージ本体13からの脱落を防止することができる。なお、インナーリード1およびアイランド(ダイパッド)1 bの断面形状は、テーパ状断面に限定されず、例えばテーパの途中で段差を付けて更に脱落し難い断面形状にするなど種々変形が可能である。

【0023】リード露出面1aおよびアイランド(ダイパッド)1bを残し、かつテーパ状断面を持つようにハーフエッチング処理されたリードフレームLFは、図4に図示する状態でモールド金型20,21内に固定保持され、この状態で耐湿性を有するパッケージ樹脂をキャビティ部分22a~22eに射出充填する。これにより、図5に示すように、エッチング箇所EP1~EP3にパッケージ樹脂が回り込み、リードフレームLFと中空部15を形成する断面視略凹状のパッケージ本体13とが一体成形される。なお、リードフレームLFに対して施す外装メッキは、この射出成形後に行っても良いし、あるいは上述したハーフエッチング処理を施した時点で行うようにしても良い。

【0024】この後、図6に図示するように、パッケージ本体13の外周に対向して設けられたハーフエッチング箇所EP1、EP2においてリードフレームLFからパッケージ本体13を個片にカットする。ハーフエッチング箇所EP1、EP2にてリードカットする理由は、切断加工し易くすると共に、その切断加工により生じる切断バリの影響を回避することにある。すなわち、図7に図示するように、例えばハーフエッチング箇所EP1に対向する位置でリードカットすると、切断方向に沿って切断バリBが発生するが、その切断バリBはハーフエッチング箇所EP1内に収まり、リード露出面1aへの突出を回避する結果、リード露出面1aとパッケージ下端面とが不揃いになるのを防ぎ、良好な面均一性を実現できる。

【0025】こうしてリードカットされたインナーリード1は、互いに独立して電気的に絶縁された状態となる。そして、この状態において、パッケージ本体13のチップマウント面CMにダイボンド剤を用いて半導体チップ10を固着した後、この半導体チップ10の電極パッドとインナーリード11aとをワイヤ12にてボンディングしてからシール材14aを介してパッケージ本体13の上端部とシールガラス14とを接合して中空部15を塞ぐ。これにより、図1に図示した構造の半導体パッケージが得られる。

【0026】以上説明したように、本実施の形態によれば、リードフレームLFのリード部に、リード露出面1 a およびアイランド(ダイパッド)1 b を残すように、エッチング箇所EP1~EP3にハーフエッチング処理を施してインナーリード1を形成し、そのインナーリード1と中空部15を形成する断面視略凹状のパッケージ本体13とを射出成形するので、リードフレーム状態での曲げ加工やアウターリードの曲げ加工を不要として製造コストを低減することができる。

【0027】また、曲げ加工を不要とした為、リード露 20 出面1aとパッケージ下端面との面均一性が良くなる結果、リード露出面1aを基板実装位置に載置してハンダ接合したり、あるいは導電性接着剤で固着する実装形態となり、組み立て時ハンドリング性が向上する。さらに、リードレス化によりパッケージ自体の占有高さおよび占有面積が小さくなるので、高密度実装することができる。

【0028】加えて、本実施の形態では、ハーフェッチング処理によりインナーリード1およびアイランド(ダイパッド)1bの断面形状をテーパ状に形成するので、パッケージ本体13からの脱落を防止することができる。また、この実施の形態では、リードフレームLFにおいてパッケージ本体13の外周に対向する位置にハーフェッチング箇所EP1、EP2を設け、このハーフェッチング箇所EP1、EP2にてリードフレームLFからパッケージ本体13を個片にカットするようにした為、切断加工し易く、その切断加工により生じる切断バリの影響を回避することができる。

#### [0029]

【発明の効果】請求項1,5に記載の発明によれば、リ 40 ードフレームのリード下面側両端部に、基板実装面となるリード露出面を残すよう当該リード下面側をエッチン

グレてインナーリードを形成するので、従来のように、 リードフレーム状態での曲げ加工やアウターリードの曲 げ加工が不要になり、製造コストを低減できる。また、 曲げ加工を不要にした為、リード露出面の面均一性が保 たれ、これにより基板実装時のハンドリング性を向上す ることができる。さらに、リードレス化によりパッケー ジ自体の占有高さおよび占有面積が小さくなるので、高 密度実装することができる。請求項2,6に記載の発明 によれば、エッチング処理によりインナーリードの断面 形状をテーパ状に形成するので、パッケージ本体部から の脱落を防止することができる。請求項3,7に記載の 発明によれば、エッチング処理によりインナーリードに チップ搭載されるアイランドを形成するので、半導体チ ップの耐湿性や放熱特性を向上することができる。請求 項4、8に記載の発明によれば、リード下面側のリード カット部分をエッチングしておくようにしたので、リー ドフレームから個片カットする際に切断加工し易くなる うえ、その切断加工により生じる切断バリの影響を回避 することができる。

#### 0 【図面の簡単な説明】

【図1】実施の一形態による半導体パッケージに構造を 示す断面図である。

【図2】ハーフエッチング処理にて形成されるインナー リード1の構造を示す図である。

【図3】ハーフエッチング処理にて形成されるインナー リード1およびアイランド1 bの断面形状を示す図である。

【図4】射出成形する際のモールド金型20、21とリードフレームLFとの状態を説明するための図である。

30 【図5】射出成形後の状態を示す図である。

【図6】リードカット状態を示す図である。

【図7】リードカット時に生じる切断バリBを説明するための図である。


【図8】従来例の構造を示す断面図である。

【図9】従来例の構造を示す断面図である。

【図10】従来例の構造を示す断面図である。

#### 【符号の説明】

1…インナーリード、1a…リード露出面、1b…アイランド、10…半導体チップ、12…ワイヤ、13…パッケージ本体、14…シールガラス、14a…シール材、15…中空部、LF…リードフレーム、EP1~EP3…エッチング箇所。



【図10】

